Основные операции. Осаждение тонких плёнок
Рис. 2. Схема n-p-n транзистора совмещённой GaAs/Si-технологии, использующей метод ЛВЭ
При этом выходы столбцов полупроводников А3В5 в окнах могут отклоняться на значительные расстояния без существенного напряжения химических связей. Полученные таким образом структуры переходного слоя обеспечивают создание гетероструктур с очень большим рассогласованием параметров решёток компонентов. Исследования гетероструктур с помощью CV-метрии позволили определить, что плотность заряженных поверхностных состояний на гетерогранице при изменении диффузионного потенциала на 0,15 эВ составляет 1012 см −2, т. е. почти на два порядка величины меньше плотности незанятых связей, вызванных значительным рассогласованием постоянных решёток двух материалов. Это подтверждает вывод о малом количестве дислокации несоответствия на гетерогранице.
На рис. 2 приведён пример реализации процесса ЛВЭ в конкретном электронном устройстве — пример получения n-p-n транзистора: 1 — плёнка А3В5, полученная методом ЛВЭ; 2 — слой p-Si; 3 — слой n-Si; 4 — окисел; 5 — металлические контакты; 6 — подложка p-Si. Так можно изготовить тонкоплёночный полевой транзистор и другие активные элементы ИС. В настоящее время методом ЛВЭ получен ряд активных и пассивных элементов на основе плёнок А3В5 на кремниевой подложке.
Металл = поли-Si Диэлектрик (оксид) = амфорный SiO2 (1,5 нм) Полупроводник = (напряжённый) Si |
Металл = NiSi, RuO, TiN, TaN, Диэлектрик = HfO2 HfAlOx, HfSiONx, Полупроводник = Si, Ge, GaAs, InAs |
Рис. 3. Послойное напыление тонких плёнок методом ЛВЭ (АИГ:Nd 3+-лазер, 20 нс, 3·10 8 Вт/см 2)